أعلنت شركة TSMC منذ يومين عن عملية التصنيع “المعمارية” الرائدة بدقة 1.6 نانومتر لرقائق المعالجة، والتي تتضمن أيضًا شبكة توصيل الطاقة الخلفية التي تعمل على تحسين كفاءة الطاقة وكثافة الترانزستور بشكل أكبر.
عملية TSMC بدقة 1.6 نانومتر
تعتمد عملية 1.6 نانومتر المعلنة هذه على ترانزستورات صفائح نانوية شاملة للبوابة، تمامًا مثل معماريات N2 و N2P و N2X القادمة والمستندة إلى عقدة 2 نانومتر. كما تسمح العملية الجديدة بسرعات أعلى بنسبة 10% بنفس الجهد مع استنزاف أقل للطاقة بنسبة تصل إلى 20% بنفس التردد والتعقيد. واعتمادًا على تصميم الشريحة، يمكن لعملية 1.6 نانومتر الجديدة أيضًا أن تستوعب ما يصل إلى 10% أكثر من الترانزستورات.
يمكن القول إن شبكة توصيل الطاقة الخلفية هي الجانب الأكثر إثارة للإعجاب في هذه الرقائق المستقبلية، وذلك لأنها تتيح زيادة كثافة الترانزستور وتحسين توصيل الطاقة، مما يؤثر بدوره على الأداء. تقول TSMC أنه إلى جانب Super Power Rail (SPR) – وهو نوع القابس المستخدم لتوصيل الشريحة بمصدر الطاقة – فإن شبكة توصيل الطاقة الخلفية ستكون مفيدة في الغالب لمعالجات الذكاء الاصطناعي والحوسبة عالية الأداء التي تتطلب أسلاك إشارة معقدة وكثيفة.
ومن المقرر أن يكون الجدول الزمني للإنتاج في النصف الثاني من عام 2026، إذا سارت الأمور كما هو مخطط لها، مع شحن أول المنتجات الجاهزة للمستهلك في عام 2027.
